

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-12779

(43) 公開日 平成10年(1998) 1月16日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 23/36			H 0 1 L 23/36	D
21/60	3 1 1		21/60	3 1 1 S

審査請求 未請求 請求項の数 6 O L (全 5 頁)

(21) 出願番号 特願平8-162146

(22) 出願日 平成 8 年(1996) 6 月21日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 木村 和生

神奈川県横浜市鶴見区末広町 2 の 4 株式
会社東芝京浜事業所内

(72) 発明者 浅井 博紀

神奈川県横浜市鶴見区末広町 2 の 4 株式
会社東芝京浜事業所内

(72) 発明者 矢野 圭一

神奈川県横浜市鶴見区末広町 2 の 4 株式
会社東芝京浜事業所内

(74) 代理人 弁理士 波多野 久 (外 1 名)


最終頁に続く

(54) 【発明の名称】 半導体実装構造

(57) 【要約】

【課題】 フリップチップ方式により半導体素子と配線基板とを接合する場合において、半導体素子の発熱を効果的に放散することが可能な半導体実装構造を提供する。

【解決手段】 半導体素子 1 の電極部に形成した突起電極 2 を介してフリップチップ方式にて半導体素子 1 と配線基板 3 とを接続する一方、上記半導体素子 1 の電極部の反対側表面と配線基板 3 の表面とを接続する伝熱板 6 を配設したことを特徴とする。また伝熱板 6 は銅およびアルミニウムの少なくとも一方から選択された高熱伝導性材料から構成するとよい。



【特許請求の範囲】

【請求項1】 半導体素子の電極部に形成した突起電極を介してフリップチップ方式にて半導体素子と配線基板とを接続する一方、上記半導体素子の電極部の反対側表面と配線基板表面とを接続する伝熱板を配設したことを特徴とする半導体実装構造。

【請求項2】 伝熱板は銅およびアルミニウムの少なくとも一方から選択された高熱伝導性材料から成ることを特徴とする請求項1記載の半導体実装構造。

【請求項3】 半田層を介して伝熱板と配線基板表面とを接合したことを特徴とする請求項1記載の半導体実装構造。

【請求項4】 半田層を介して伝熱板と半導体素子表面とを接合したことを特徴とする請求項1記載の半導体実装構造。

【請求項5】 配線基板表面に伝熱板を接合するためのメタライズ層を形成したことを特徴とする請求項1記載の半導体実装構造。

【請求項6】 配線基板は、熱伝熱率の高い窒化アルミニウム焼結体から成ることを特徴とする請求項1記載の半導体実装構造。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はフリップチップ方式により半導体素子を配線基板に接合した半導体実装構造に係り、特に半導体素子の発熱を効果的に放散させることが可能な半導体実装構造に関する。

【0002】

【従来の技術】一般に、大規模集積回路(LSI)などの半導体素子は、プラスチックパッケージ、金属パッケージ、セラミックパッケージに搭載され、パッケージ配線基板本体に形成された配線と電気的な接合を施されて使用されている。上記各種パッケージのうち、特にセラミックパッケージは、LSIを気密封止する際の信頼性が高く、優れた耐湿性や放熱性を兼ね備えているため、コンピュータの演算部に用いるCMOSゲートアレイやECLゲートアレイ等のパッケージングに広く使用されている。

【0003】上記の半導体素子とパッケージとしての配線基板との電気的な接続方式としては、ワイヤボンディング方式やフリップチップ方式が採用されている。ワイヤボンディング方式は、半導体素子の表面側の電極と配線基板の端子部やリードフレームとを金やアルミニウムなどの導電性ワイヤーで接続する方式である。

【0004】一方、フリップチップ方式は、図7および図8に示すように、半導体素子1の裏面の電極部に形成した突起電極(半田バンプ)2を介してプリント基板などの配線基板3に直接接続する方式である。配線基板3の表面および内部には配線層4が形成されており、この配線層4の端部は配線基板3の下面側に接合された出入

力ピン5と電気的に接続されている。

【0005】上記ワイヤボンディング方式による半導体実装構造によれば、半導体素子の下部全面がダイパッドを介して配線基板表面に接合される構造であるため、半導体素子において発生した熱が半導体素子の下部全面を経由して配線基板(パッケージ本体)方向に伝達され、放熱性が良好であるという利点がある。しかしながら、ワイヤーによって電気的な接続を確保しているために、配線長さが増大し、信号遅れが発生し易く、大型化および高速化を指向する半導体素子の実装構造としては、不十分であった。

【0006】またワイヤボンディング方式による実装構造においては、ボンディング操作に必要な空間距離を確保するために配線基板の単位面積当りに配設する入出力ピン数を増加させることが困難であり、高集積化した半導体素子を実装する構造としては技術上の限界となっていた。

【0007】一方、フリップチップ方式の実装構造によれば、微少な突起電極(半田バンプ)を介して半導体素子と配線基板とが直接接続されるために、配線経路長が短縮され、高速処理を指向する半導体素子の実装構造として好適である。また突起電極はボンディングワイヤーと比較して、その配設密度を大幅に高めることが可能であり、配線基板の単位面積当りに配設できる入出力ピン数も飛躍的に増大化させることができ、半導体素子の高集積化にも十分に対応可能な実装構造となり得る。

【0008】

【発明が解決しようとする課題】しかしながら、上記フリップチップ方式による半導体実装構造によれば、伝熱経路となる突起電極部分の面積が半導体素子の面積と比較して極めて小さくなり、基板方向への伝熱面積が減少するため、放熱性が悪化する問題点があった。このため、従来のフリップチップ方式による実装構造においては、半導体素子とその半導体素子を封止するためのリッド(蓋)との間に半田を充填したり、高熱伝導性を有する樹脂材料を充填したりすることによって、半導体素子の電極側と反対方向に熱を放散させる機構を別途設ける必要があった。

【0009】しかしながら、上記構造によれば、製造が困難であり、また封止後においては素子の検査が不可能になる上に、半導体装置の製造コストが大幅に上昇することに加えて、さらに耐久性や動作信頼性が低下し易くなるという問題点があった。

【0010】本発明は上記問題点を解決するためになされたものであり、フリップチップ方式により半導体素子と配線基板とを接合する場合において、半導体素子の発熱を効果的に放散することが可能な半導体実装構造を提供することを目的とする。

【0011】

【課題を解決するための手段】上記目的を達成するた

め、本発明に係る半導体実装構造は、半導体素子の電極部に形成した突起電極を介してフリップチップ方式にて半導体素子と配線基板とを接続する一方、上記半導体素子の電極部の反対側表面と配線基板表面とを接続する伝熱板を配設したことを特徴とする。

【0012】また、伝熱板は銅およびアルミニウムの少なくとも一方から選択された高熱伝導性材料から構成するとよい。さらに、半田層を介して伝熱板と配線基板表面とを接合するとよい。また半田層を介して伝熱板と半導体素子表面とを接合してもよい。さらに配線基板表面に伝熱板を接合するためのメタライズ層を形成するとよい。

【0013】ここで上記配線基板としてはプリント基板や、表面および内部に配線層を形成した多層セラミックス基板が使用される。この配線基板を構成するセラミックスとしては、特に限定されないが、窒化アルミニウム(AlN)、窒化けい素(Si_3N_4)、アルミナ(Al_2O_3)などの窒化物系セラミックスや酸化物系セラミックスなどが使用できる。なお、特に熱伝導率が $160W/m \cdot K$ 以上と高い窒化アルミニウム(AlN)製の配線基板を採用することにより半導体パッケージ全体の放熱特性を向上させることができる。

【0014】また、伝熱板は半導体素子において発生した熱を、半導体素子の電極部と反対方向の表面から、封止用のリッド(蓋)方向ではなく、配線基板方向に伝達するために設けられる。この伝熱板を構成する材料としては、特に限定されるものではないが、高熱伝導性を有する銅、アルミニウムなどの金属材料が好ましい。この伝熱板の熱伝達効果によって、半導体素子と配線基板との熱膨張差に起因する基板や素子の破損および素子の動作信頼性の低下を抑制することも可能になる。また、熱伝達とともに熱膨張差が重視される場合には、コパール合金などの金属材料を使用してもよい。

【0015】上記伝熱板と半導体素子との接合および伝熱板と配線基板との接合は、汎用の樹脂接着剤を使用して接合してもよいが、より熱抵抗が小さい半田層を介して接合することが望ましい。

【0016】なお伝熱板の両端をそれぞれ半田層を介して半導体素子および配線基板にそれぞれ接合してもよいが、半田層を介して伝熱板の一端と配線基板とを接合する一方、伝熱板の他端と半導体素子の表面部とは単に伝熱板の押圧力(ばね力)のみによって接触するように構成してもよい。この場合、素子表面部と伝熱板とは摺動自在に接触しているため、両者の熱膨張差を吸収することが可能である。したがって、繰り返して熱サイクルを受けた場合においても、熱膨張差に起因する熱応力が発生することが少なく、耐熱サイクル特性に優れた半導体パッケージが得られる。

【0017】また配線基板表面で伝熱板の一端を接合する部位に厚さ $10 \sim 20 \mu m$ 程度のメタライズ層を予め

形成することによって配線基板と伝熱板との接合強度を高めることが可能であり、両者の熱膨張差に起因する剥離や割れを効果的に防止でき、半導体パッケージの耐久性および信頼性を高めることができる。さらにメタライズ層表面にニッケル(Ni)や金(Au)などから成る厚さ $1 \sim 5 \mu m$ 程度のめっき層を形成することにより、半田に対する濡れ性を向上し、接合強度をさらに高めることが可能となる。さらに配線基板表面に予め設けたメタライズ層部分に伝熱板を半田によって接合することにより、接合部の熱抵抗をさらに低減でき、伝熱板による放熱効果をさらに改善することができる。

【0018】上記構成に係る半導体実装構造によれば、半導体素子において発生した熱は、突起電極とともに伝熱板を経由して配線基板方向に効率的に伝達されるため、放熱性が大幅に改善される。特に伝熱板の熱伝達効果によって半導体素子の放熱が極めて容易になる。さらに半導体素子と配線基板との熱膨張差に起因する基板や素子の破損および素子の動作信頼性の低下を効果的に防止でき、耐久性、放熱性、信頼性に優れた半導体パッケージを実現することができる。

【0019】

【発明の実施の形態】次に本発明の実施形態について、添付図面を参照して説明する。なお、図7および図8に示す従来例と同一要素には同一符号を付している。

【0020】実施例1

図1および図2は本発明に係る半導体実装構造を半導体パッケージに適用した実施例を示す平面図および断面図である。すなわち本実施例に係る半導体パッケージ7は、半導体素子1の電極部に形成した突起電極(半田バンプ)2を介してフリップチップ方式にて半導体素子1と AlN 多層配線基板3とを接続する一方、上記半導体素子1の電極部の反対側表面と AlN 多層配線基板3の表面とを接続する4個の銅製伝熱板6を配設して構成される。

【0021】また上記 AlN 多層配線基板3の表面および内部には配線層4が形成されており、配線層4の一端は突起電極2を介して半導体素子の各電極部と接続される一方、配線層4の他端は基板3の裏面に接合された入出力ピン5に接続されている。4個の伝熱板6はそれぞれ半導体素子1の4辺の中央部と AlN 多層配線基板3の表面とを接続するように配置される。さらに各伝熱板6の下端部は半田層8を介して AlN 多層配線基板3の表面に接合されている。

【0022】本実施例に係る半導体パッケージ7において、半導体素子1で発生した熱は、主として伝熱板6を経由して AlN 多層配線基板3方向に効率的に伝達される。したがって、図7および図8に示す従来の半導体パッケージにおいては突起電極2を経由した少ない熱伝導量であったため、放熱性が不十分であったが、本実施例によれば AlN 多層配線基板3方向への熱伝導量が飛躍

的に増大化する結果、半導体パッケージの放熱性が大幅に改善でき、高出力化および高集積化を指向する大規模集積回路(LSI)などの半導体素子を搭載したパッケージとして極めて有効である。

【0023】実施例2

図3および図4はそれぞれ本発明に係る半導体実装構造を半導体パッケージに適用した他の実施例を示す平面図および断面図である。すなわち本実施例に係る半導体パッケージ7aは、実施例1で用いたL字形の伝熱板6に代えて、断面がU字形の伝熱板6aを用いた点以外は実施例1と同様な手順で製造されている。

【0024】上記半導体パッケージ7aにおいても、実施例1と同様に、半導体素子1で発生した熱は伝熱板6aを経由してA1N多層配線基板3方向に効率的に伝達され、パッケージ全体としての放熱性を、従来構造のものより大幅に改善できる。

【0025】なお図3に示す実施例では1枚の帯状の伝熱板6aを半導体素子1の表面側に被着した構造例を示しているが、帯状の伝熱板6aを複数枚、平行して配設することも可能であり、放熱特性の要求水準に応じて伝熱板6aの配設枚数を増減してもよい。

【0026】実施例3

図5および図6はそれぞれ本発明に係る半導体実装構造を半導体パッケージに適用したその他の実施例を示す平面図および断面図である。すなわち本実施例に係る半導体パッケージ7bは、実施例1において素子1の各辺中央部とA1N多層配線基板3の表面とを接続する伝熱板6に代えて、素子1の各角部表面と基板3の表面とを接続する伝熱板6bを配設した点、および各伝熱板6bの下端部が基板3の表面と接合する部位にWメタライズ層9を予め形成した点以外は実施例1と同様な手順で製造したものである。

【0027】上記半導体パッケージ7bにおいても、実施例1と同様に、半導体素子1で発生した熱は伝熱板6bを経由してA1N多層配線基板3方向に効率的に伝達され、パッケージ全体としての放熱性を、従来構造のものより大幅に改善することができる。

【0028】さらに各伝熱板6bと下端と接合するA1N多層配線基板3の表面部位に予めWメタライズ層9を形成し、半田層8を介して各伝熱板6bを接合しているため、伝熱板6bと配線基板3との接合強度が高まり、耐熱サイクル特性を大幅に改善することができる。

【0029】上記実施例1～3のような半導体実装構造を有する半導体パッケージにおいては、半導体素子1の

表面側と配線基板3の表面と接続する伝熱板6、6a、6bを配設して素子1で発生した熱を配線基板3側に伝達する構造であるため、従来のようにリッドと素子との間を樹脂封止して半導体素子の表面側に熱を放散させる機構を別途に設ける必要がなく、パッケージ構造が大幅に簡素化されるという効果も発揮される。

【0030】また突起電極2を介して半導体素子1を配線基板3の表面に接合する際に、同時に各伝熱板を配線基板3表面に半田層8を介して接合することが可能であり、半導体素子1を搭載する半導体パッケージの組立が大幅に簡素化される。

【0031】

【発明の効果】上記構成に係る半導体実装構造によれば、半導体素子において発生した熱は、突起電極とともに伝熱板を経由して配線基板方向に効率的に伝達されるため、放熱性が大幅に改善される。特に伝熱板の熱伝達効果によって半導体素子の放熱が極めて容易になる。さらに半導体素子と配線基板との熱膨張差に起因する基板や素子の破損および素子の動作信頼性の低下を効果的に防止でき、耐久性、放熱性、信頼性に優れた半導体パッケージを実現することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体実装構造の一実施例を示す平面図。

【図2】図1におけるII-II矢視断面図。

【図3】本発明に係る半導体実装構造の他の実施例を示す平面図。

【図4】図3におけるIV-IV矢視断面図。

【図5】本発明に係る半導体実装構造のその他の実施例を示す平面図。

【図6】図5におけるVI-VI矢視断面図。


【図7】従来の半導体実装構造の一例を示す平面図。

【図8】図7におけるVIII-VIII矢視断面図。


【符号の説明】

- 1 半導体素子(半導体チップ、LSI)
- 2 突起電極(半田パンプ)
- 3 配線基板(パッケージ本体)
- 4 配線層
- 5 入出力ピン
- 6, 6a, 6b 伝熱板
- 7, 7a, 7b 半導体パッケージ
- 8 半田層
- 9 メタライズ層(Wメタライズ層)


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



フロントページの続き

(72)発明者 小岩 馨
神奈川県横浜市鶴見区末広町2の4 株式
会社東芝京浜事業所内